| Line 107... |
Line 107... |
NET "mcoll_pad_i" IOSTANDARD = LVCMOS25;
|
NET "mcoll_pad_i" IOSTANDARD = LVCMOS25;
|
NET "mcrs_pad_i" IOSTANDARD = LVCMOS25;
|
NET "mcrs_pad_i" IOSTANDARD = LVCMOS25;
|
NET "md_pad_io" IOSTANDARD = LVCMOS25;
|
NET "md_pad_io" IOSTANDARD = LVCMOS25;
|
NET "mdc_pad_o" IOSTANDARD = LVCMOS25;
|
NET "mdc_pad_o" IOSTANDARD = LVCMOS25;
|
NET "phy_reset_n" IOSTANDARD = LVCMOS25;
|
NET "phy_reset_n" IOSTANDARD = LVCMOS25;
|
|
NET "led[*]" IOSTANDARD = LVCMOS25;
|
|
|
|
|
############################################################################
|
############################################################################
|
# Pin Location Constraints
|
# Pin Location Constraints
|
############################################################################
|
############################################################################
|
| Line 119... |
Line 120... |
NET "brd_clk_p" LOC = K21;
|
NET "brd_clk_p" LOC = K21;
|
NET "o_uart0_cts" LOC = F18;
|
NET "o_uart0_cts" LOC = F18;
|
NET "i_uart0_rts" LOC = F19;
|
NET "i_uart0_rts" LOC = F19;
|
NET "o_uart0_rx" LOC = B21;
|
NET "o_uart0_rx" LOC = B21;
|
NET "i_uart0_tx" LOC = H17;
|
NET "i_uart0_tx" LOC = H17;
|
|
NET "led[0]" LOC = D17;
|
|
NET "led[1]" LOC = AB4;
|
|
NET "led[2]" LOC = D21;
|
|
NET "led[3]" LOC = W15;
|
|
|
|
|
############################################################################
|
############################################################################
|
# DDR3 Interface pin locations
|
# DDR3 Interface pin locations
|
############################################################################
|
############################################################################
|
NET "ddr3_addr[0]" LOC = "K2" ;
|
NET "ddr3_addr[0]" LOC = "K2" ;
|
