OpenCores
URL https://opencores.org/ocsvn/p9813_rgb_led_string_driver/p9813_rgb_led_string_driver/trunk

Subversion Repositories p9813_rgb_led_string_driver

[/] [p9813_rgb_led_string_driver/] [trunk/] [rtl/] [VHDL/] [testbench/] [translator_wave.do] - Rev 2

Compare with Previous | Blame | View Log

onerror {resume}
quietly WaveActivateNextPane {} 0
add wave -noupdate -format Logic /testbench/sys_rst
add wave -noupdate -format Logic /testbench/sys_clk
add wave -noupdate -format Logic /testbench/logic_0
add wave -noupdate -format Logic /testbench/logic_1
add wave -noupdate -format Logic /testbench/rs232_cmd
add wave -noupdate -format Logic /testbench/rs232_resp
add wave -noupdate -format Literal /testbench/switch
add wave -noupdate -format Literal /testbench/led
add wave -noupdate -format Logic /testbench/sys_rst_scope
add wave -noupdate -format Logic /testbench/irig_time
add wave -noupdate -format Literal /testbench/irig_carrier
add wave -noupdate -format Literal /testbench/cap_gnd
add wave -noupdate -format Logic /testbench/ref
add wave -noupdate -format Logic /testbench/parent_clk
add wave -noupdate -format Logic /testbench/parent_dat
add wave -noupdate -format Logic /testbench/child_clk
add wave -noupdate -format Logic /testbench/child_dat
add wave -noupdate -format Logic /testbench/child_clk_gnd
add wave -noupdate -format Logic /testbench/child_dat_gnd
add wave -noupdate -format Logic /testbench/tlm_dat
add wave -noupdate -format Logic /testbench/tlm_clk
add wave -noupdate -format Logic /testbench/tlm_dat_gnd
add wave -noupdate -format Logic /testbench/tlm_clk_gnd
add wave -noupdate -divider FPGA
add wave -noupdate -format Logic /testbench/fpga1/sys_clk
add wave -noupdate -format Logic /testbench/fpga1/rs232_cmd
add wave -noupdate -format Logic /testbench/fpga1/rs232_resp
add wave -noupdate -format Literal /testbench/fpga1/switch
add wave -noupdate -format Literal /testbench/fpga1/led
add wave -noupdate -format Logic /testbench/fpga1/sys_rst_n_o
add wave -noupdate -format Logic /testbench/fpga1/parent_clk_i
add wave -noupdate -format Logic /testbench/fpga1/parent_dat_i
add wave -noupdate -format Logic /testbench/fpga1/child_clk_o
add wave -noupdate -format Logic /testbench/fpga1/child_clk_gnd_o
add wave -noupdate -format Logic /testbench/fpga1/child_dat_o
add wave -noupdate -format Logic /testbench/fpga1/child_dat_gnd_o
add wave -noupdate -format Logic /testbench/fpga1/tlm_dat_o
add wave -noupdate -format Logic /testbench/fpga1/tlm_dat_gnd_o
add wave -noupdate -format Logic /testbench/fpga1/tlm_clk_o
add wave -noupdate -format Logic /testbench/fpga1/tlm_clk_gnd_o
add wave -noupdate -format Logic /testbench/fpga1/time_dc_level_o
add wave -noupdate -format Literal /testbench/fpga1/cap_gnd_o
add wave -noupdate -format Logic /testbench/fpga1/ref_o
add wave -noupdate -format Literal /testbench/fpga1/carrier_o
add wave -noupdate -format Logic /testbench/fpga1/sys_rst_n
add wave -noupdate -format Logic /testbench/fpga1/logic_0
add wave -noupdate -format Logic /testbench/fpga1/logic_1
add wave -noupdate -format Logic /testbench/fpga1/clk_en_1mhz
add wave -noupdate -format Literal /testbench/fpga1/clk_div_count
add wave -noupdate -format Logic /testbench/fpga1/rs232_clk
add wave -noupdate -format Logic /testbench/fpga1/rs232_baud_lock
add wave -noupdate -format Literal /testbench/fpga1/rs232_parity
add wave -noupdate -format Logic /testbench/fpga1/bus_ack
add wave -noupdate -format Logic /testbench/fpga1/bus_err
add wave -noupdate -format Literal /testbench/fpga1/bus_dat_rd
add wave -noupdate -format Literal /testbench/fpga1/bus_dat_wr
add wave -noupdate -format Logic /testbench/fpga1/bus_rst
add wave -noupdate -format Logic /testbench/fpga1/bus_stb
add wave -noupdate -format Logic /testbench/fpga1/bus_cyc
add wave -noupdate -format Literal /testbench/fpga1/bus_adr
add wave -noupdate -format Logic /testbench/fpga1/bus_we
add wave -noupdate -format Logic /testbench/fpga1/master_bg
add wave -noupdate -format Literal /testbench/fpga1/master_adr
add wave -noupdate -format Logic /testbench/fpga1/master_cyc
add wave -noupdate -format Logic /testbench/fpga1/master_we
add wave -noupdate -format Literal /testbench/fpga1/master_dat_wr
add wave -noupdate -format Logic /testbench/fpga1/sel_irig_time
add wave -noupdate -format Literal /testbench/fpga1/irig_time_dat_rd
add wave -noupdate -format Logic /testbench/fpga1/irig_time_ack
add wave -noupdate -format Logic /testbench/fpga1/sel_tlm_gen
add wave -noupdate -format Literal /testbench/fpga1/tlm_gen_dat_rd
add wave -noupdate -format Logic /testbench/fpga1/tlm_gen_ack
add wave -noupdate -format Logic /testbench/fpga1/sel_tlm_trans
add wave -noupdate -format Literal /testbench/fpga1/tlm_trans_dat_rd
add wave -noupdate -format Logic /testbench/fpga1/tlm_trans_ack
add wave -noupdate -format Literal /testbench/fpga1/led_int
add wave -noupdate -format Literal /testbench/fpga1/time_rate
add wave -noupdate -format Literal /testbench/fpga1/time_codes
add wave -noupdate -format Literal /testbench/fpga1/time_carrier
add wave -noupdate -format Logic /testbench/fpga1/pps
add wave -noupdate -format Literal /testbench/fpga1/pps_count
add wave -noupdate -format Logic /testbench/fpga1/tlm_clk1
add wave -noupdate -format Logic /testbench/fpga1/tlm_dat1
add wave -noupdate -format Logic /testbench/fpga1/tlm_clk2
add wave -noupdate -format Logic /testbench/fpga1/tlm_dat2
add wave -noupdate -format Literal /testbench/fpga1/tlm_word_number
add wave -noupdate -format Literal /testbench/fpga1/tlm_minor_frame
add wave -noupdate -format Literal /testbench/fpga1/tlm_word
add wave -noupdate -format Logic /testbench/fpga1/tlm_word_load
add wave -noupdate -format Literal /testbench/fpga1/tlm_rate_fine_adjust
add wave -noupdate -format Logic /testbench/fpga1/trans_sf_lock
add wave -noupdate -format Logic /testbench/fpga1/trans_frame_lock
add wave -noupdate -format Logic /testbench/fpga1/trans_full_err
add wave -noupdate -format Logic /testbench/fpga1/trans_empty_err
add wave -noupdate -format Literal /testbench/fpga1/yz_row_count
add wave -noupdate -format Literal /testbench/fpga1/yz_col_count
add wave -noupdate -format Literal /testbench/fpga1/yz_col_index_count
add wave -noupdate -format Logic /testbench/fpga1/yuzhnoye_area
add wave -noupdate -format Literal /testbench/fpga1/parent_w
add wave -noupdate -format Literal /testbench/fpga1/parent_s
add wave -noupdate -format Logic /testbench/fpga1/load_parent_word
add wave -noupdate -format Logic /testbench/fpga1/use_word
add wave -noupdate -format Logic /testbench/fpga1/parent_clk
add wave -noupdate -format Logic /testbench/fpga1/child_clk
add wave -noupdate -divider Translator
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_depth
add wave -noupdate -format Literal /testbench/fpga1/trans1/speed_up
add wave -noupdate -format Literal /testbench/fpga1/trans1/slow_down
add wave -noupdate -format Literal /testbench/fpga1/trans1/start_up
add wave -noupdate -format Literal /testbench/fpga1/trans1/word_width
add wave -noupdate -format Literal /testbench/fpga1/trans1/fill_value
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_0
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_1
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_2
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_3
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_4
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_5
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_6
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_7
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_8
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_9
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_a
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_b
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_c
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_d
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_e
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_f
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_10
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_11
add wave -noupdate -format Literal /testbench/fpga1/trans1/def_r_12
add wave -noupdate -format Logic /testbench/fpga1/trans1/sys_rst_n
add wave -noupdate -format Logic /testbench/fpga1/trans1/sys_clk
add wave -noupdate -format Logic /testbench/fpga1/trans1/sys_clken
add wave -noupdate -format Literal /testbench/fpga1/trans1/adr_i
add wave -noupdate -format Logic /testbench/fpga1/trans1/sel_i
add wave -noupdate -format Logic /testbench/fpga1/trans1/we_i
add wave -noupdate -format Literal /testbench/fpga1/trans1/dat_i
add wave -noupdate -format Literal /testbench/fpga1/trans1/dat_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/ack_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/parent_dat_i
add wave -noupdate -format Logic /testbench/fpga1/trans1/parent_clk_i
add wave -noupdate -format Literal /testbench/fpga1/trans1/parent_w_o
add wave -noupdate -format Literal /testbench/fpga1/trans1/parent_s_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/use_word_i
add wave -noupdate -format Logic /testbench/fpga1/trans1/load_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_dat_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_clk_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/sf_lock_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/frame_lock_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/full_err_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/empty_err_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/logic_0
add wave -noupdate -format Logic /testbench/fpga1/trans1/logic_1
add wave -noupdate -format Literal /testbench/fpga1/trans1/fsm_state
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_clk_r1
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_clk_r2
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_dat_r1
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_dat_r2
add wave -noupdate -format Logic /testbench/fpga1/trans1/seeker_sel
add wave -noupdate -format Literal /testbench/fpga1/trans1/seeker_dat
add wave -noupdate -format Literal /testbench/fpga1/trans1/sync_countdown
add wave -noupdate -format Literal /testbench/fpga1/trans1/word_countdown
add wave -noupdate -format Literal /testbench/fpga1/trans1/sync_sr
add wave -noupdate -format Literal /testbench/fpga1/trans1/sync_pattern
add wave -noupdate -format Literal /testbench/fpga1/trans1/sync_mask
add wave -noupdate -format Logic /testbench/fpga1/trans1/sync_match
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_sync_size
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_matches_to_lock
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_misses_to_drop
add wave -noupdate -format Logic /testbench/fpga1/trans1/reg_child_rate_adapt
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_rate_offset_s
add wave -noupdate -format Literal /testbench/fpga1/trans1/p_sfid_last
add wave -noupdate -format Literal /testbench/fpga1/trans1/p_sfid_delta
add wave -noupdate -format Literal /testbench/fpga1/trans1/p_sfid_predicted
add wave -noupdate -format Logic /testbench/fpga1/trans1/reg_sfid_le
add wave -noupdate -format Literal /testbench/fpga1/trans1/sfid_word
add wave -noupdate -format Logic /testbench/fpga1/trans1/p_clk_rising
add wave -noupdate -format Literal /testbench/fpga1/trans1/match_count
add wave -noupdate -format Logic /testbench/fpga1/trans1/seeker_ack
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_last_word
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_final_sfid
add wave -noupdate -format Literal /testbench/fpga1/trans1/parent_w
add wave -noupdate -format Literal /testbench/fpga1/trans1/parent_s
add wave -noupdate -format Logic /testbench/fpga1/trans1/frame_lock
add wave -noupdate -format Literal /testbench/fpga1/trans1/reg_sfid_bits
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_speed_up
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_start_up
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_slow_down
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_empty
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_full
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_out_word
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_out_word_rd
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_in_word
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_in_word_wr
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_dat
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_sel
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_ack
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_word
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_word_rd
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_run
add wave -noupdate -divider FIFO
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/width
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/depth
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/pf_full_point
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/pf_flag_point
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/pf_empty_point
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/sys_rst_n
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/sys_clk
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/reset_i
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_rd_i
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/fifo_dout
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_wr_i
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/fifo_din
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_full
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_empty
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_pf_full
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_pf_flag
add wave -noupdate -format Logic /testbench/fpga1/trans1/fifo_1/u1/fifo_pf_empty
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/rd_row
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/wr_row
add wave -noupdate -format Analog-Step -height 74 -max 33.0 /testbench/fpga1/trans1/fifo_1/u1/fill_level
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/fifo_array
add wave -noupdate -format Literal /testbench/fpga1/trans1/fifo_1/u1/current_state
add wave -noupdate -divider {Child Scanner}
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/word_width
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_0
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_1
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_2
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_3
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_4
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_5
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_6
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/def_r_7
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sys_rst_n
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sys_clk
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sys_clken
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/adr_i
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sel_i
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/we_i
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/dat_i
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/dat_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/ack_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/scan_rst_i
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/w_o
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/s_o
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/word_i
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/load_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_dat_o
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_clk_o
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/rate_fine_adjust_i
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/fsm_state
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_rate
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_line_code
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_last_word
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_last_mf
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/reg_rand_taps
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/nco_phase
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/nco_phase_next
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/nco_phase_incr
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/word_sr
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/rand_sr
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/load
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/w
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/s
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_clken
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/biphase_clken
add wave -noupdate -format Literal /testbench/fpga1/trans1/child_scanner/word_bit_count
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/pcm_bit
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/sr_bit
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/rand_bit
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_dat
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_dat_select
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/tlm_dat_bp
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/biphase_invert
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/miller_dat
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/mod_miller_dat
add wave -noupdate -format Logic /testbench/fpga1/trans1/child_scanner/last_pcm_bit
TreeUpdate [SetDefaultTree]
WaveRestoreCursors {{Cursor 1} {11180264007 ps} 0}
configure wave -namecolwidth 150
configure wave -valuecolwidth 100
configure wave -justifyvalue left
configure wave -signalnamewidth 1
configure wave -snapdistance 10
configure wave -datasetprefix 0
configure wave -rowmargin 4
configure wave -childrowmargin 2
configure wave -gridoffset 0
configure wave -gridperiod 10000
configure wave -griddelta 40
configure wave -timeline 1
configure wave -timelineunits us
update
WaveRestoreZoom {0 ps} {25200 us}

Compare with Previous | Blame | View Log

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.