False center center True True True True False vertical True False center center 11 12 0 none True False 12 True False 31 center Link Enable True True False True True True 0 Auto Start True True False True True True 1 Link Disable True True False True True True 2 Set Flag True True True True True 3 True False Verilog Interface True True 7 0 True False center center 11 12 0 none True False 12 True False 31 center True False Enter Frequency True True 0 True True True True 1 Set Frequency True True True True True 3 True False SystemC Tx frequency True True 7 1 True False center center 8 8 11 12 0 none True False 12 True False 31 center Link Disable True True True True True 0 Link Enable True True True True True 1 Auto Start True True True True True 2 Reset True True True True True 3 Finish Simulation True True True True True 4 True False Verilog Interface True True 7 2 True False center center 11 12 0 none True False 12 True False 31 center True False True True 0 True False True True 7 3 True False Basic Configuration False True False vertical True False center center 11 12 0 none True False 12 True False 31 center Eop True True False True True True 0 Eep True True False True True True 1 Time Code True True False True True True 2 Generate True True True True True 3 Start Test True True True True True 4 True False Data Generation Verilog True True 7 0 True False center center 11 12 0 none True False 12 True False 31 center True False Frequency change True True 0 True True True True 1 Change Frequency True True True True True 2 True False Verilog Interface True True 7 1 1 True False Data Verilog Test Suit 1 False True False vertical True False center center 20 20 11 12 0 none True False 12 True False 31 center Send Data True True True True True 0 Enable Time Code True True True True True 3 True False Verilog Interface True True 7 1 2 True False Data SystemC Test Suit 2 False